이상적 연산증폭기
이득 ∞, ∞, 0, 대역폭 ∞, CMRR ∞, 오프셋 0, 슬루레이트 ∞ → 가상 단락(가상 접지)
기본 회로
| 회로 | 출력 |
|---|---|
| 반전 | |
| 비반전 | |
| 전압 폴로워 | |
| 반전 가산 | |
| 차동(감산) | (저항 대칭 시) |
| 적분 | (구형파 → 삼각파) |
| 미분 | (삼각파 → 구형파) |
| 대수 | 귀환에 다이오드: |
실제 특성
- CMRR , dB =
- 슬루레이트 SR = 출력 최대 변화율 [V/μs], 왜곡 없는 최대 주파수
- 입력 오프셋 전압: 출력 0으로 만드는 입력 전압 / 입력 바이어스 전류: 두 입력 전류의 평균 / 입력 오프셋 전류: 두 전류의 차
- 바이어스 전류 보상: 비반전 단자에
- 비교기: 개루프(포화), 슈미트 트리거: 정궤환 히스테리시스
- 계측 증폭기: 3-op-amp, 높은 CMRR·입력 임피던스, 이득