가산·감산기
| 회로 | 출력 |
|---|---|
| 반가산기 | , |
| 전가산기 | , |
| 반감산기 | , |
| 전감산기 | , |
- 전가산기 = 반가산기 2 + OR 1
- 가감산기: B 입력을 M과 XOR, M을 에 연결 → M=1이면
- 캐리 예측(CLA): , , → 지연 감소
- BCD 가산기: 합이 9 초과 또는 캐리 발생 시 0110(6) 더해 보정
데이터 선택·분배
| 회로 | 입력 → 출력 | 비고 |
|---|---|---|
| 디코더 | n → | 하나만 활성 |
| 인코더 | → n | 우선순위 인코더 |
| MUX | 데이터 + n 선택 → 1 | 데이터 선택기, 병렬→직렬 |
| DEMUX | 1 + n 선택 → | 디코더 + 데이터 입력 |
- MUX로 n+1 변수 함수 구현 가능
- 비교기: , ,
- 패리티 발생기: XOR 체인